




Laboratório de Lógica Configurável

Prof. Dr. Cesar da Costa

7.a Aula – Projeto e Simulação de um Gerador de Frequência

Projeto e Simulação de um Gerador de Frequência

- ❖ Muitas vezes, várias frequências de clock são necessárias em um circuito digital, por exemplo, 1 Hz, 10 Hz, 100 Hz, 1 KHz etc. A geração dessas diversas frequências depende da divisão da frequência principal, que é gerada pelo oscilador a cristal de quartzo do kit de FPGA. Uma alternativa interessante seria gerar uma frequência de 1 Hz a partir da frequência principal de 10 MHz (PIN_N5) do FPGA **10M50DAF484C7G, família MAX 10**.
- ❖ O gerador de frequência projetado vai gerar frequências de 1 MHz, 100 kHz, 10 kHz, 1 kHz, 100 Hz, 10 Hz e 1 Hz. Assim, será necessário criar sete blocos de função do divisor por 10, criado na atividade 6.



Projeto e Simulação de um Gerador de Frequência

- ❖ A Figura 3.37 mostra os componentes lógicos, o terminal de entrada e os terminais de saídas interligados e identificados do Gerador de Frequência




Figura 3.37 - Circuito gerador_frequência_1 interligado com os terminais de E/S identificados.

Projeto e Simulação de um Gerador de Frequência

- ❖ A Tabela 3.16 apresenta a designação dos pinos do FPGA para o gerador de frequência.

Tabela 3.16 - Designação de pinos do FPGA para o gerador de frequência



Função	Pinos do FPGA	Kit DE 2
Entrada Clkin		Clock de 10 MHz
Saída 1 Hz		LED vermelho (0)
Saída 10 Hz		LED vermelho (1)
Saída 100 Hz		LED vermelho (2)
Saída 1 KHz		LED vermelho (3)
Saída 10 KHz		LED vermelho (4)
Saída 100 KHz		LED vermelho (5)
Saída 1 MHz		LED vermelho (6)



Projeto e Simulação de um Gerador de Frequência

- ❖ Faça a simulação. O projeto é compilado e simulado. Se a compilação ocorrer sem nenhum erro, o resultado da simulação, as saídas 1 MHz, 100 kHz, 10 kHz, 1 kHz, 100 Hz, 10 Hz e 1 Hz, em função da entrada Clkin, é igual ao apresentado na Figura 3.38.




Figura 3.38 - Resultado da simulação do arquivo gerador_frequencia_1.

Projeto e Simulação de um Gerador de Frequência

- ❖ Crie um símbolo gráfico do gerador de frequência. A Figura 3.39 mostra o bloco gerador_frequência.




Figura 3.39 - Bloco lógico gerador_frequência_1.

Referências

http://professorcesarcosta.com.br/upload/imagens_upload/Tutorial%20Quartus_Rodrigo%20Rech.pdf

http://professorcesarcosta.com.br/upload/imagens_upload/DE10-Lite_User_Manual.pdf

<https://www.amazon.com.br/Projetos-Circuitos-Digitais-com-FPGA/dp/8536505850>